按性能來分類的話,晶振大致可以分為兩種,一種是有源器件,另一種是無源器件,它們的不同之處除了外觀上會(huì)有些不同之外,更重要的是各自發(fā)揮的作用.這兩種都同屬于晶振這個(gè)大類,但是有源晶振比無源的性能,成本,功能也更高,還有比較明顯的區(qū)別是二者的規(guī)格參數(shù).無源的主要參數(shù)指標(biāo)是頻率,頻率公差,負(fù)載電容,工作溫度和尺寸,有源的同是尺寸,電源電壓,腳位,輸出方式,功耗等.其中輸出方式和電壓是比較重要的,HCSL是振蕩器其中比較常用一種輸出邏輯,也是我們今天將要探討的主題.

圖14:HCSL驅(qū)動(dòng)器輸出結(jié)構(gòu)

HCSL驅(qū)動(dòng)器選項(xiàng)僅在某些SiTime振蕩器系列中可用.HCSL輸出結(jié)構(gòu)(見圖16)由14mA開關(guān)電流源驅(qū)動(dòng),通常通過50Ω電阻端接到地,如圖15所示.標(biāo)稱信號(hào)擺幅為700mV.輸出端的開漏晶體管在幾千歐的范圍內(nèi)具有相當(dāng)高的阻抗.從AC的角度來看,輸出晶體管阻抗與50Ω負(fù)載電阻并聯(lián),導(dǎo)致等效電阻非常接近50Ω.由于此接口中使用的走線具有50Ω的特征阻抗,因此從負(fù)載反射的任何信號(hào)都將在源處被吸收.通常,兩個(gè)小電阻R1和R2(見圖15)與高阻驅(qū)動(dòng)器串聯(lián).它們通過減慢輸出電流的快速上升來起到過沖限制器的作用,并且不會(huì)影響源上的阻抗匹配.SiTime晶振建議這些電阻為33Ω.

圖15:HCSL接口終端

使用LVPECL有源晶振驅(qū)動(dòng)HCSL接收器
典型的HCSL接口采用電流模式驅(qū)動(dòng)器,在源極使用50Ω至GND端接,在接收端使用無端接.此外,對(duì)于HCSL輸出驅(qū)動(dòng)程序,LVPECL驅(qū)動(dòng)程序可用于驅(qū)動(dòng)HCSL輸入.圖16顯示了用于驅(qū)動(dòng)具有LVPECL輸出的HCSL接收器的推薦終端原理圖.為了滿足HCSL接收器所需的750mV的VOH電平和0V的VOL電平,它采用交流耦合電容來分離源極和負(fù)載偏置電壓.
負(fù)載側(cè)的戴維寧等效終端還在接收器輸入上設(shè)置適當(dāng)?shù)墓材ｋ妷?電阻器RB為L(zhǎng)VPECL驅(qū)動(dòng)器提供適當(dāng)?shù)腄C偏置.對(duì)于石英晶體振蕩器2.5V和3.3V工作電壓,建議的終端網(wǎng)絡(luò)組件值如圖16所示.

圖16:LVPECL到HCSL接口

使用LVPECL振蕩器驅(qū)動(dòng)CML接收器

圖17:LVPECL到CML接口

大多數(shù)SiTime差分晶體振蕩器沒有CML輸出選項(xiàng),但它們可用于使用LVPECL驅(qū)動(dòng)器驅(qū)動(dòng)CML接收器.在這種情況下,端接原理圖必須確保接收器輸入端的400mV單端電壓擺幅和VDD-200mV共模電壓[2].圖17顯示了推薦的終端原理圖,用于驅(qū)動(dòng)具有LVPECL輸出的CML接收器.由于LVPECL和CML共模電壓之間存在較大差異,因此需要用于直流電流隔離的交流耦合電容.電阻RB用于LVPECL驅(qū)動(dòng)器的正確偏置.接收器側(cè)的戴維南等效終端設(shè)置適當(dāng)?shù)钠秒妷?并與RB電阻一起確保正確的信號(hào)擺幅.

正在載入評(píng)論數(shù)據(jù)...

上一篇：人造石英晶體紅外線吸收系數(shù)轉(zhuǎn)換公式

下一篇：OCXO和TCXO振蕩器的穩(wěn)定性降解

此文關(guān)鍵字： SiTime振蕩器資料 HCSL輸出晶振有源晶振驅(qū)動(dòng)器

姓名：
郵箱：
正文：

資訊中心

金洛博客

SiTime建議的HCSL輸出晶振驅(qū)動(dòng)器操作

相關(guān)資訊